스트레쳐블 센서 및 이를 포함하는 표시 장치

STRETCHABLE SENSOR AND STRETCHABLE DISPLAY DEVICE INCLUDING THE SAME

• 출원번호

  10-2023-0012745

• 출원일

  2023-01-31

• 공개번호

  10-2024-0120252

• 공개일

  2024-08-07

본 명세서의 실시예에 따른 스트레쳐블 센서 및 이를 포함하는 표시 장치는, 연신 기판, 연신 기판 상에 배치되고, 연신 기판에 가해지는 응력에 따라 변형 가능하도록 곡선 형상으로 형성된 배선전극, 및 배선전극 상에 배선전극과 대응되는 형상으로 형성되고, 압전 물질을 포함하는 압전소자층을 포함하는 스트레쳐블 센서에 관한 것으로서, 배선전극에 반복적으로 가해지는 연신 스트레칭의 응력 누적 피로를 실시간으로 측정 및 모니터링할 수 있다.

3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법

Method of predicting wafer-level deformation for fabricating 3D semiconductor device

• 출원번호

  10-2018-0174272

• 출원일

  2018-12-31

• 공개번호

  10-2020-0083050

• 공개일

  2020-07-08

• 등록번호

  10-2589791

• 등록일

  2023-10-11

본 발명은 3 차원 반도체 소자의 제조를 위한 웨이퍼-레벨 변형 예측 방법에 관한 것이다. 본 발명의 일 실시예에 따르면, 기판 및 상기 기판 상에 서로 다른 3 방향으로 반복되는 탄성 강체들 사이에 공간을 갖는 구조체를 포함하는 3 차원 반도체 소자의 웨이퍼-레벨 변형 예측 방법으로서, 상기 구조체에 대하여 상기 공간의 적어도 일부를 포함하여 대표 단위 부피 요소를 선정하는 단계; 및 상기 대표 단위 부피 요소 내의 상기 공간을 공기층의 탄성 강체로 취급하여 등가 재료 특성을 산출하는 단계를 포함한다.

안드레브 준위 큐비트 소자 및 이의 제조방법

ANDREEV LEVLES QUBIT DEVICD AND MANUFACTURING METHOD THEREOF

• 출원번호

  10-2025-0153669

• 출원일

  2025-10-22

• 공개번호

  10-2026-0058801

• 공개일

  2026-04-29

본 발명의 일 실시예에 따르면, 상부 절연층, 하부 절연층 및 상기 상부 절연층과 하부 절연층의 사이에 위치하며, 도체 길이(L)를 가지는 겹층 그래핀을 포함하는 구조물; 상기 겹층 그래핀의 양측에 접하며 초전도체 결맞음 길이(ξ)를 가지는 제1 및 제2초전도체층; 상기 상부 절연층 및 상기 제1 및 제2초전도체층 상에 증착된 절연층착층; 및 상기 절연증착층 상에서 하부에 상기 겹층 그래핀이 위치한 부위 중 적어도 일부에 형성되는 게이트 전극;을 포함하고, 상기 게이트 전극에 인가하는 게이트 전압에 의해 안드레브 준위(Andreev Level)의 에너지 간극(ΔE)이 조절되는, 안드레브 준위 큐비트 소자가 제공된다.

유전자 변이 현장 검출을 위한 등온 단일 반응 프로브 세트 및 이의 용도

Probe set for Isothermal one-pot reaction for on-site detection of genetic mutations and Use thereof

• 출원번호

  10-2024-0070131

• 출원일

  2024-05-29

• 공개번호

  10-2025-0171522

• 공개일

  2025-12-09

본 발명은 등온 단일 반응 및 측면 유동 면역 분석법을 이용한 타겟 유전자 검출 및 유전자 변이 검출 방법에 관한 것이다. 본 발명에 따른 검출 방법은 서열 특이적 핵산 검출 및 단일염기다형성(SNP) 분별 수준의 변이 검출이 가능하며, 빠른 시간 내에 민감하게 변이를 구별하는 방법을 제공할 수 있다. 특히, LFA 시스템을 통해 육안으로 직접 목적하는 서열 특이적 핵산 검출 및 단일염기다형성(SNP) 분별이 가능하다는 점에서 현장 진단을 위한 목적으로 활용 가치가 높다.

도메인 어뎁테이션을 활용하는 제품 코드 인식 방법 및 장치

METHOD AND APPARATUS FOR RECOGNIZING PRODUCT CODES USING DOMAIN ADAPTATION

• 출원번호

  10-2023-0062877

• 출원일

  2023-05-16

• 공개번호

  10-2024-0165579

• 공개일

  2024-11-25

• 등록번호

  10-2839280

• 등록일

  2025-07-23

도메인 어뎁테이션을 활용하는 제품 코드 인식 방법 및 장치가 개시된다. 이 방법은, 마스킹 모델에 의해, 입력 영상에서 입력 영상에 포함된 제품 코드의 위치를 알리는 마스크를 예측하는 단계, 마스크를 이용하여 입력 영상으로부터 제품 코드에 집중된 집중 영상을 생성하는 단계, 및 문자 인식 모델에 의해, 집중 영상 내 관심 객체들을 기설정된 매핑 정보를 갖는 표식들로 예측하는 단계를 포함한다.

페로브스카이트 표면처리를 위한 알킬암모늄 포르메이트 및 그의 제조방법

ALKYLAMMONIUM FORMATE FOR PEROVSKITE SURFACE TREATMENT AND METHOD OF PREPARING SAME

• 출원번호

  10-2023-0112882

• 출원일

  2023-08-28

• 공개번호

  10-2025-0031418

• 공개일

  2025-03-07

본 발명은 페로브스카이트 표면처리를 위한 알킬암모늄 포르메이트, 그를 포함하는 페로브스카이트 복합박막, 페로브스카이트 태양전지 및 그의 제조방법이 개시된다. 본 발명의 구조식 1로 표시되는 알킬암모늄 포르메이트를 사용함으로써 고체-액체상전이를 유도하여 페로브스카이트 표면 및 결정립계에 존재하는 결함에 자발적인 페시베이션을 가능하게 할 수 있다. 또한 도포방식에서 알킬암모늄 포르메이트의 액체상을 이용한 페시베이션이 가능하기 때문에 대면적 페로브스카이트 태양전지 제작에 적용 가능하여 상용화에 유리하다.

발광 소자와 이를 포함한 발광 표시 장치 및 이의 제조 방법

Light Emitting Device, Light Emitting Display Device Including the Same and Manufacturing Method for the Same

• 출원번호

  10-2023-0012183

• 출원일

  2023-01-30

• 공개번호

  10-2024-0119766

• 공개일

  2024-08-06

본 발명의 일 실시예에 따른 발광 소자는 서로 대향된 제 1 전극과 제 2 전극 및, 제 1 전극과 제 2 전극 사이에 차례로 구비된 정공 수송층, 제 1 발광층 및 전자 수송층을 포함하며, 정공 수송층은, 금속 할라이드의 제 1 물질에 n형 무기 화합물의 제 2 물질이 도핑되어 이루어진다. 정공 수송층은 유기 물질을 갖지 않을 수 있다. 정공 수송층은 무정형일 수 있다.

암호 프로세서 장치 및 이를 채용하는 데이터 처리 장치

Crypto-processor Device and Data Processing Apparatus Employing the Same

• 출원번호

  10-2022-0040094

• 출원일

  2022-03-31

• 공개번호

  10-2023-0141045

• 공개일

  2023-10-10

양자내성 암호화를 낮은 전력으로 빠르게 수행할 수 있고, 암호화 파라미터의 변경을 가능하게 하며, 다양한 암호화 프토토콜을 처리할 수 있는 암호 프로세서 장치를 제공한다. 예시적 실시예에 따른 암호 프로세서 장치는 양자내성 암호화에 필요한 다항식 벡터 연산을 실행하는 장치로서, 복수의 다항식 벡터들을 저장하기 위한 다항식 메모리 뱅크와, 상기 다항식 벡터에 대한 연산을 실행하는 산술논리 연산기를 구비한다. 상기 산술논리 연산기는, 상기 다항식 메모리 뱅크에서 독출된 두 다항식 벡터를 복수의 연산 단계들을 포함하는 소정의 변환 연산을 이용하여 곱하는 회로로서 상기 복수의 연산 단계들을 수행함에 있어서 제1 연산 단계를 수행한 후 연산 결과를 메모리에 저장함이 없이 제2 연산 단계를 연속하여 수행하는 복합 연산 유닛을 포함하는, 변환연산 회로를 구비한다.

이미지 복원 모델 학습 방법 및 장치

METHOD AND APPARATUS FOR TRANING IMAGE RESTORATION MODEL

• 출원번호

  10-2021-0118807

• 출원일

  2021-09-07

• 공개번호

  10-2023-0036213

• 공개일

  2023-03-14

• 등록번호

  10-2960699

• 등록일

  2026-04-29

이미지 복원 모델 학습 방법 및 장치가 개시된다. 일 실시예에 따른 이미지 복원 모델 학습 방법은, 제1 이미지를 이용하여 상기 제1 이미지에 포함된 제1 객체의 일부가 폐색(occlusion)된 제1 부분 폐색 이미지를 생성하는 단계; 상기 제1 객체에 대응하는 3차원 모델에 기초하여 생성된 텍스처 맵(texture map)을 정답(ground truth)으로 이용하여, 상기 제1 부분 폐색 이미지로부터 상기 제1 객체에 대한 추정 텍스처 맵을 생성하도록 제1 생성 모델을 학습하는 단계; 제2 이미지를 이용하여 상기 제2 이미지에 포함된 제2 객체의 일부가 폐색된 제2 부분 폐색 이미지를 생성하는 단계; 상기 학습된 제1 생성 모델을 이용하여, 상기 제2 부분 폐색 이미지로부터 상기 제2 객체에 대한 텍스처 맵을 생성하는 단계; 상기 제2 부분 폐색 이미지 및 상기 제2 객체에 대한 텍스처 맵을 이용하여 제2 생성 모델에 대한 입력 이미지를 생성하는 단계; 및 상기 제2 이미지를 정답으로 이용하여, 상기 입력 이미지로부터 상기 제2 이미지에 대한 추정 이미지를 생성하도록 상기 제2 생성 모델을 학습하는 단계를 포함한다.

전기적 디자인 변수를 이용한 강화학습 기반의 아날로그 회로 최적화 방법 및 이를 수행하는 시스템

Method for optimizing analog circuit using electrical design variables based on reinforcement learning and system performing the same

• 출원번호

  10-2024-0070997

• 출원일

  2024-05-30

• 공개번호

  10-2025-0171791

• 공개일

  2025-12-09

본 발명은 전기적 디자인 변수를 이용한 강화학습 기반의 아날로그 회로 최적화 방법 및 이를 수행하는 시스템에 관한 것이다. 상기 아날로그 회로 최적화 방법은, 전기적 디자인 변수를 이용한 강화학습 기반의 아날로그 회로 최적화 방법에 있어서, 상기 전기적 디자인 변수를 포함하는 상기 아날로그 회로의 제1 상태에 대한 제1 민감도 분석을 수행하는 단계, 상기 제1 민감도 분석을 수행한 상기 제1 상태를 액터 네트워크에 입력하여 액션을 생성하는 단계, 생성된 상기 액션으로 변화한 상기 아날로그 회로의 제2 상태 및 제1 보상을 수신하는 단계, 상기 제1 보상을 포함하는 제1 튜플을 크리틱 네트워크에 입력하여 상기 액션의 가치를 평가하는 단계, 미리 정해진 기준에 따라 상기 전기적 디자인 변수 및 상기 제1 튜플을 포함하는 버퍼를 샘플링하는 단계 및 샘플링된 제2 튜플을 포함하는 샘플링 데이터를 이용하여 상기 전기적 디자인 변수의 제2 민감도 분석을 수행하는 단계를 포함한다.