강화학습 기반의 익형 유동 최적 해석을 위한 CFD 자동화 방법, CFD 익형 유동 해석 방법, 및 CFD 익형 유동 해석 장치

CFD AUTOMATION METHOD FOR OPTIMAL FLOW ANALYSIS OVER BLADE USING REINFORCEMENT LEARNING, CFD AIRFOIL FLOW ANALYSIS METHOD, AND CFD AIRFOIL FLOW ANALYSIS DEVICE

• 출원번호

  10-2024-0150160

• 출원일

  2024-10-29

• 공개번호

  10-2025-0068509

• 공개일

  2025-05-16

개시된 전산유체역학 익형 유동 해석방법은, 블레이드의 형상과 유동 조건을 입력하고, 익형 유동 해석을 위한 해석 세팅을 결정하고, 상기 결정된 해석 세팅 파라미터에 기반하여 전산유체역학(Computational Fluid Dynamics, CFD) 시뮬레이션 하여 익형 유동 해석을 수행하며, 상기 수행된 익형 유동 해석의 결과를 평가하여 미리 설정된 평가 기준을 만족하도록 인공 신경망을 이용한 강화학습을 통해 학습시켜, 입력된 해석 조건에 따른 CFD 유동 해석 결과를 예측하는 모델을 생성하는 해석 자동화 모델 생성단계, 임의의 블레이드의 형상 조건과 유동 조건을 입력하는 해석 조건 입력 단계, 및 상기 입력된 블레이드의 형상 조건과 유동 조건에 상기 해석 자동화 모델을 적용하여 해석 세팅 파라미터를 결정하고 CFD 시뮬레이션을 수행하여 예측된 CFD 유동 해석 결과를 출력하는 해석 결과 출력 단계를 포함한다.

반데르발스 물질과 전극 간 이차원 접합을 포함하는 소자 및 이의 제조방법

DEVICE INCLUDING TWO DIMENSIONAL JUNCTION BETWEEN VAN DER WAALS MATERIAL AND ELECTRODE, AND MANUFACTURING METHOD THEREOF

• 출원번호

  10-2025-0040225

• 출원일

  2025-03-28

• 등록번호

  10-2930416

• 등록일

  2026-02-19

절연성 2차원 물질로 이루어진 하부 절연층; 상기 하부 절연층 상에 층간 반데르발스 결합으로 적층되고, 전도성 2차원 물질로 이루어진 전도성층; 상기 전도성층 상에 층간 반데르발스 결합으로 적층되고, 절연성 2차원 물질로 이루어지며, 선택적 에칭 영역이 형성된 상부 절연층; 상기 선택적 에칭 영역에 형성되어 상기 전도성층과 면접촉을 이루도록 형성된 전극층; 및 상기 게이트 절연층의 상부 및 상기 하부 절연층의 하부 중 적어도 하나에 위치하고, 상기 전도성층의 적어도 일부 영역에 게이트 전계를 인가하는 제1 및 제2 게이트 전극;을 포함하는, 반데르발스 물질과 전극 간 이차원 접합을 포함하는 소자 및 그 제조 방법이 개시된다.

황화물계 고체 전해질, 이의 제조방법, 및 이를 포함하는 전고체 전지

Sulfide-based solid electrolyte, method for manufacturing same, and all-solid-state battery containing same

• 출원번호

  10-2025-0014565

• 출원일

  2025-02-05

• 공개번호

  10-2025-0141607

• 공개일

  2025-09-29

본 발명은 황화물계 고체 전해질, 이의 제조방법, 및 이를 포함하는 전고체 전지에 관한 것으로, 보다 상세하게는, Li2S를 형성하는 것; 및 상기 Li2S를 이용하여 Li7-aPS6-aXa(0≤a≤2)를 형성하는 것을 포함하되, 상기 Li2S를 형성하는 것은: 리튬 황산염(Li2SO4) 및 탄소 환원제를 혼합하여 혼합물을 형성하는 것; 및 상기 혼합물을 열처리하는 것을 포함하며, 상기 X는 F, Cl, Br 및 I 중 적어도 하나를 포함한다.

로그 데이터의 이상 탐지 방법 및 그 장치

METHOD AND APPARATUS FOR DETECTING ANOMALIES IN LOG DATA

• 출원번호

  10-2024-0118853

• 출원일

  2024-09-02

• 공개번호

  10-2025-0067695

• 공개일

  2025-05-15

아래의 개시는 로그 데이터 이상 탐지 방법에 관한 것으로, 데이터 베이스(Database)로부터 로그 데이터(log data)들를 수집하여, 로그 데이터(log data) 매니저를 통해 로그 데이터들을 시간 축으로 가공하여 제1 로그 데이터를 획득하는 동작, 트랜스포머(Transformer)를 통해 제1 로그 데이터를 제2 로그 데이터로 재구성하는 동작, 상기 제1 로그 데이터와 제2 로그 데이터 간의 차이에 기초하여, 트랜스포머를 통해 시간 지점들 각각의 이상치 점수(Anomaly score)를 계산하는 동작 및 이상치 점수에 기초하여, 이상 탐지기(Anomaly Detector)를 통해 각 시간 지점 별 이상 여부를 탐지하는 동작을 포함할 수 있다.

광대역 LOS-MIMO 처리를 위한 아날로그 등화기 네트워크 장치

Analog Equalizer Networks Apparatus for Wideband LoS-MIMO Processing

• 출원번호

  10-2024-0104744

• 출원일

  2024-08-06

• 공개번호

  10-2026-0021376

• 공개일

  2026-02-13

본 발명은 광대역 LOS-MIMO 처리를 위한 아날로그 등화기 네트워크 장치에 관한 것으로, 본 발명의 일 실시예에 따른 광대역 LOS-MIMO 처리를 위한 아날로그 등화기 네트워크 장치는, 광대역 LOS(Light of Sight)-MIMO(Multi-Input Multi-Output) 네트워크의 수신 안테나를 통해 수신된 제1 입력 신호를 제1 입력단에서 제1 출력단으로 가는 제1 경로에 분배하고, 상기 수신 안테나를 통해 수신된 제2 입력 신호를 제2 입력단에서 제1 출력단으로 가는 제2 경로에 분배하는 전력 분배기, 상기 제1 경로에 위치하고, 상기 제1 경로에 분배된 제1 입력 신호를 지연시키는 제1 지연 선로; 상기 제2 경로에 위치하고, 상기 제2 경로에 분배된 제2 입력 신호를 위상 천이시키는 제2 위상 천이기, 상기 지연시킨 제1 입력 신호와 상기 위상 천이시킨 제2 입력 신호를 결합하여 채널 분리하는 전력 결합기, 및 상기 전력 분배기 및 전력 결합기 사이에 연결된 경로를 교차시키는 RF 크로스오버를 포함한다.

메타구조 유연 열전 소자용 구조체 및 그 제조방법

META-STRUCTURE FLEXIBLE THERMOELECTRIC ELEMENT STRUCTURE AND MANUFACTURING METHOD

• 출원번호

  10-2024-0041900

• 출원일

  2024-03-27

• 등록번호

  10-2867935

• 등록일

  2025-09-29

본 발명은 본 발명은 메타구조 유연 열전 소자용 구조체 및 그 제조방법에 관한 것으로, 본 발명의 일 측면에 따른 열전소자용 구조체는, 은(Ag), 구리(Cu), 황(S), 셀레늄(Se) 및 텔루륨(Te)을 포함하고, 메타구조를 포함한다.

입력 이미지로부터 전력선을 검출하는 인공신경망의 학습 방법

METHOD FOR LEARNING ARTIFICIAL NEURAL NETWORK FOR DETECTING POWER LINE FROM INPUT IMAGE

• 출원번호

  10-2019-0179761

• 출원일

  2019-12-31

• 공개번호

  10-2021-0086078

• 공개일

  2021-07-08

• 등록번호

  10-2810293

• 등록일

  2025-05-15

본 발명은 이러한 종래기술의 문제점을 해결하기 위하여 픽셀 단위로 라벨링된 이미지를 생성하는 과정이 없이도, 입력 이미지로부터 목적물을 검출하는 인공신경망을 학습하는 방법을 제공함을 목적으로 한다. 본 발명의 일 실시예에 따른 입력 이미지로부터 목적물을 검출하는 인공신경망의 학습 방법은, 입력 이미지 내에 목적물이 존재하는지 여부를 판별하는 제1 인공신경망에 학습 이미지를 입력 벡터로 입력하고, 상기 제1 인공신경망의 복수의 컨벌루션 레이어(Convolutional Layer) 중 적어도 두 개의 서로 다른 컨벌루션 레이어로부터 각각 특성맵(Feature Map)을 추출하고, 상기 추출된 특성맵 간의 연산을 통하여 상기 목적물의 적어도 일부 영역을 포함하는 반응맵을 생성하는 반응맵 생성단계; 상기 반응맵의 데이터를 이진화하여 제1 라벨이미지를 생성하는 라벨이미지 생성단계; 제2 인공신경망에 상기 학습 이미지를 입력벡터로 입력하여 출력되는 목적물 검출 이미지와 상기 제1 라벨이미지와의 손실(Loss)을 최소화하도록, 상기 제2 인공신경망을 제1차 학습시키는 학습단계; 제1차 학습된 상기 제2 인공신경망을 통하여 상기 학습 이미지로부터 목적물 검출 이미지를 출력하는 출력단계; 상기 목적물 검출 이미지에 검출된 형상이 상기 목적물의 형상에 가까워지도록 상기 목적물 검출 이미지를 후처리하여 제2 라벨이미지를 생성하는 후처리단계; 상기 입력 이미지를 제2 인공신경망의 입력벡터로 입력하여 출력되는 상기 목적물 검출 이미지와 상기 제2 라벨이미지와의 손실을 최소화하도록, 상기 제2 인공신경망을 제2차 학습하는 반복학습단계를 포함할 수 있다.

다채널 홀로그램 구현을 위한 단일 최적화 기반의 메타표면 홀로그램 설계 방법, 메타표면 제조 방법, 및 메타표면

METASURFACE HOLOGRAM DESIGN METHOD, METASURFACE FABRICATION METHOD, AND METASURFACE BASED ON SINGLE OPTIMIZATION FOR MULTI-CHANNEL HOLOGRAM IMPLEMENTATION

• 출원번호

  10-2025-0106396

• 출원일

  2025-08-04

• 등록번호

  10-2929351

• 등록일

  2026-02-13

본 발명은 다채널 홀로그램 구현을 위한 단일 최적화 기반의 메타표면 홀로그램 설계 방법, 메타표면 제조 방법, 및 메타표면에 관한 것이다. 본 발명에 따른 메타표면 홀로그램 설계 방법은, 복수의 파장 및 복수의 편광 상태에 따라 상이한 복수 채널의 출력 홀로그램 이미지를 구현하기 위한 메타표면 홀로그램 설계 방법에 있어서, (a) 상기 복수 채널의 출력 홀로그램 이미지에 대해, 목표 홀로그램 이미지와의 정합도 향상, 비관심 영역의 광 확산 억제, 및 복수 채널 간 간섭 최소화를 위한 복수의 손실 조건들을 반영하여 총 손실 함수를 정의하고; (b) 상기 총 손실 함수의 기울기를 계산하고, 상기 총 손실 함수의 기울기에 기초하여 상기 총 손실 함수가 최소가 되도록 메타원자의 위상 지연 제어를 위한 단일 위상 맵의 위상 분포를 반복적으로 보정하여 최적화하고; (c) 상기 최적화된 단일 위상 맵을 복수의 파장 및 편광 상태에 동일하게 적용함으로써; 상기 복수 채널의 출력 홀로그램 이미지가 단일의 메타표면을 통해 모두 구현되도록 설계하는 것을 특징으로 한다.

웨이브가이드 및 이를 채용한 전자 장치

Waveguide and electronic device employing the same

• 출원번호

  10-2024-0037912

• 출원일

  2024-03-19

• 공개번호

  10-2025-0140878

• 공개일

  2025-09-26

나노 구조물이 2차원 평면상에 제1 주기에 따라 배치되는 단일의 광학 소자를 이용하여, 광학 소자에 동일한 각도로 입사되는 제1 광 및 제2 광을 각각 복수의 경로로 회절시켜 제1 광 및 제2 광이 각각 진행되는 회절 경로를 획득하는 단계, 회절 경로에 기초하여, 제1 광 및 제2 광이 동일한 방향으로 회절되어 진행되는 진행 각도를 결정하는 단계, 제1 주기, 진행 각도, 제1 광의 파장 및 제2 광의 파장으로 이루어진 복수 개의 조합을 획득하는 단계, 획득된 복수 개의 조합에 각각 대응되는, 제1 광 및 제2 광의 회절 효율을 획득하는 단계, 획득된 회절 효율에 기초하여, 광학 소자의 구조를 업데이트하는 단계를 포함하는 방법이 제공된다.

확장된 소스/드레인을 가지는 게이트-올-어라운드 전계효과 트랜지스터 및 이의 제조 방법

Gate-all-around field-effect transistor with extended source/drain and manufacturing method thereof

• 출원번호

  10-2023-0083347

• 출원일

  2023-06-28

• 공개번호

  10-2024-0128533

• 공개일

  2024-08-26

• 등록번호

  10-2810468

• 등록일

  2025-05-15

본 발명은 채널 일부의 식각을 통해 확장된 소스/드레인 구조를 형성하여 반도체 소자 간의 불균형 문제를 개선하고, 지연 시간 감소로 인한 고속 동작이 가능한 게이트-올-어라운드 전계효과 트랜지스터 및 이의 제조방법을 개시한다.